Skip to main content
評価してください: 

Coreinfo

作成者: Mark Russinovich

Coreinfo のダウンロード
(295 KB)

概要

Coreinfo は、論理プロセッサと物理プロセッサの間のマッピング、NUMA ノードと NUMA ノードが存在するソケット間のマッピング、および各論理プロセッサに割り当てられたキャッシュを確認できるコマンド ライン ユーティリティです。Windows の GetLogicalProcessorInformation 関数を使用してこの情報を取得し、論理プロセッサに対するマッピングをアスタリスク (*) で表して画面に出力します。Coreinfo は、システムのプロセッサとキャッシュ トポロジを把握するのに役立ちます。

インストール

Coreinfo は「coreinfo」と入力して実行できます。

CoreInfo の使用

使用法: coreinfo [-c][-g][-l][-m][-n][-s]

-cコアの情報をダンプします。
-gグループの情報をダンプします。
-lキャッシュの情報をダンプします。
-mNUMA アクセス コストをダンプします。
-nNUMA ノードの情報をダンプします。
-sソケットの情報をダンプします。


Coreinfo による出力
次に、2 つのソケット、クアッド コアの AMD Opteron を搭載したシステムで実行した場合の出力を示します。各ソケットと NUMA ノードの対応、各 CPU に固有の L1 の命令キャッシュ、データ キャッシュ、および L2 の統合されたキャッシュに関する情報が含まれていることに注目してください。


最新版のダウンロード

ダウンロード

Coreinfo のダウンロード
(295 KB)

動作環境

  • クライアント: Windows XP SP3 以降
  • サーバー: Windows Server 2003 以降

Coreinfo v2.10 - Dump information on system CPU and memory topology
Copyright (C) 2008-2010 Mark Russinovich
Sysinternals - www.sysinternals.com

Logical to Physical Processor Map:
*-------  Physical Processor 0
-*------  Physical Processor 1
--*-----  Physical Processor 2
---*----  Physical Processor 3
----*---  Physical Processor 4
-----*--  Physical Processor 5
------*-  Physical Processor 6
-------*  Physical Processor 7

Logical Processor to Socket Map:
****----  Socket 0
----****  Socket 1

Logical Processor to NUMA Node Map:
****----  NUMA Node 0
----****  NUMA Node 1

Approximate Cross-NUMA Node Access Cost (relative to fastest):
     00  01
00: 1.0 1.4
01: 1.5 1.2

Logical Processor to Cache Map:
*-------  Data Cache          0, Level 1,   64 KB, Assoc   2, LineSize  64
*-------  Instruction Cache   0, Level 1,   64 KB, Assoc   2, LineSize  64
*-------  Unified Cache       0, Level 2,  512 KB, Assoc  16, LineSize  64
-*------  Data Cache          1, Level 1,   64 KB, Assoc   2, LineSize  64
-*------  Instruction Cache   1, Level 1,   64 KB, Assoc   2, LineSize  64
-*------  Unified Cache       1, Level 2,  512 KB, Assoc  16, LineSize  64
--*-----  Data Cache          2, Level 1,   64 KB, Assoc   2, LineSize  64
--*-----  Instruction Cache   2, Level 1,   64 KB, Assoc   2, LineSize  64
--*-----  Unified Cache       2, Level 2,  512 KB, Assoc  16, LineSize  64
---*----  Data Cache          3, Level 1,   64 KB, Assoc   2, LineSize  64
---*----  Instruction Cache   3, Level 1,   64 KB, Assoc   2, LineSize  64
---*----  Unified Cache       3, Level 2,  512 KB, Assoc  16, LineSize  64
****----  Unified Cache       4, Level 3,    2 MB, Assoc   1, LineSize  64
----*---  Data Cache          4, Level 1,   64 KB, Assoc   2, LineSize  64
----*---  Instruction Cache   4, Level 1,   64 KB, Assoc   2, LineSize  64
----*---  Unified Cache       5, Level 2,  512 KB, Assoc  16, LineSize  64
-----*--  Data Cache          5, Level 1,   64 KB, Assoc   2, LineSize  64
-----*--  Instruction Cache   5, Level 1,   64 KB, Assoc   2, LineSize  64
-----*--  Unified Cache       6, Level 2,  512 KB, Assoc  16, LineSize  64
------*-  Data Cache          6, Level 1,   64 KB, Assoc   2, LineSize  64
------*-  Instruction Cache   6, Level 1,   64 KB, Assoc   2, LineSize  64
------*-  Unified Cache       7, Level 2,  512 KB, Assoc  16, LineSize  64
-------*  Data Cache          7, Level 1,   64 KB, Assoc   2, LineSize  64
-------*  Instruction Cache   7, Level 1,   64 KB, Assoc   2, LineSize  64
-------*  Unified Cache       8, Level 2,  512 KB, Assoc  16, LineSize  64
----****  Unified Cache       9, Level 3,    2 MB, Assoc   1, LineSize  64

Logical Processor to Group Map:
********  Group 0